您好,欢迎来到深圳市祎芯电子有限公司

英特尔表示:正在重拾芯片制造领导地位

发布时间2022-12-7 16:28:00
摘要

英特尔表示:正在重拾芯片制造领导地位

据负责这项工作的高管称, 英特尔公司正在实现其为重新获得半导体制造领导地位而设定的所有目标。

“我们完全走上了正轨,”英特尔副总裁兼技术开发负责人 Ann Kelleher 周一在旧金山的新闻发布会上说。“我们按季度制定里程碑,根据这些里程碑,我们处于领先地位或步入正轨。”

英特尔首席执行官帕特·基辛格 (Pat Gelsinger) 发誓要重新夺回生产技术的领导地位,这曾是该公司数十年来在价值 5800 亿美元的行业中占据主导地位的基础之一。Kelleher 的团队正试图弥补这家芯片制造商在交付比最初承诺晚了五年的制造技术方面的延迟。该集团正以前所未有的速度加快引进新工艺的努力。

如果 Gelsinger 的计划成功,英特尔将扭转市场份额输给Advanced Micro Devices Inc.和Nvidia Corp.等竞争对手的局面。更好的生产也将使英特尔吸引客户,因为这位首席执行官试图接管台积电和三星电子公司.在不断增长的合同制造业务中——为其他芯片公司制造半导体。

Kelleher 表示,英特尔正在采取比过去更加务实的方法,制定应急计划以确保不会再出现重大延误。它还更多地依赖设备供应商的帮助,而不是试图自己完成所有工作,她说。

“英特尔过去在不共享方面有高墙,”在这家总部位于加利福尼亚州圣克拉拉的公司工作了 30 多年的Kelleher说。“我们不需要在所有事情上都处于领先地位。”

英特尔正在努力提高其制造能力,因为它正在努力应对收入下降和个人电脑需求的急剧下降,而个人电脑占其销售额的一半以上。该公司在 10 月表示,包括裁员和放缓新工厂支出在内的行动明年将节省 30 亿美元,到 2025 年底,年度削减将增至 100 亿美元。

以更小的纳米数或十亿分之一米为单位制造芯片,提高生产效率,提高工厂效率,并提高电子元件以更有效方式存储和处理数据的能力。

英特尔目前正在量产7纳米芯片。Kelleher 说,它已准备好开始制造 4 纳米半导体,并将准备在 2023 年下半年转向 3 纳米。纳米术语最初用于衡量晶体管的主要部分,现在更广泛地用于表示公司相对于竞争对手的先进程度。

Kelleher从英特尔的工厂开始工作后一直在英特尔的队伍中工作,她对用于比较整个行业技术能力的营销术语有一个平淡无奇的看法。

“这些数字算不了什么,我们不妨称它为‘乔治’,”她说。

虽然像 7 纳米这样的术语如今可能与芯片生产的实际世界关系不大,但 Kelleher 致力于恢复英特尔的光彩。她说她的预算是有保障的,不会受到公司成本削减的影响。

目前,台积电和三星被广泛认为在生产技术上超越了英特尔。尤其是前者,这家台湾公司开创了为他人制造芯片的业务,两家公司现在都是全球供应链的核心。这包括为Apple Inc.、Qualcomm Inc.和Amazon.com Inc.等公司以及 AMD 和 Nvidia 等英特尔的直接竞争对手制造组件。

英特尔谈芯片未来:系统协同创新扮演重要角色

英特尔技术开发总经理Ann B. Kelleher在2022 年 IEEE 电子设备会议的全体演讲之前接受 IEEE Spectrum 采访时告诉IEEE Spectrum ,下一波摩尔定律将依赖于称为系统技术协同优化的发展概念。

“摩尔定律是关于增加功能的集成,”Kelleher说。“展望未来 10 到 20 年,将有一条充满创新的道路”,将延续每两年改进产品的节奏。该路径包括通常对半导体工艺和设计的持续改进,但系统技术协同优化 (STCO) 将产生最大的不同。

Kelleher称之为“由外而内”的发展方式。它从产品需要支持的工作负载及其软件开始,然后深入到系统架构,然后是封装中必须使用哪种类型的硅,最后到半导体制造工艺。“通过系统技术协同优化,这意味着所有部分都一起优化,这样您就可以获得最终产品的最佳答案,”她说。

STCO现在成为一种选择,很大程度上是因为3D 集成等先进封装允许在单个封装内实现小芯片(小型功能芯片)的高带宽连接。这意味着曾经在单个芯片上的功能可以分解到专用的小芯片上,然后每个小芯片都可以使用最优化的半导体工艺技术制造。例如,Kelleher 在她的全体会议上指出,高性能计算需要每个处理器内核有大量缓存,但芯片制造商缩减 SRAM 的能力并没有跟上逻辑缩减的步伐。因此,使用不同的工艺技术将 SRAM 缓存和计算核心构建为单独的小芯片,然后使用 3D 集成将它们拼接在一起是有意义的。

Kelleher 说,STCO 的一个重要例子是位于Aurora超级计算机核心的Ponte Vecchio处理器。它由 47 个有源小芯片(以及 8 个用于热传导的blank)组成。使用先进的水平连接(2.5 封装技术)和 3D 堆叠将它们缝合在一起。“它汇集了来自不同晶圆厂的硅,并使它们能够结合在一起,以便系统能够针对其设计的工作负载执行,”她说。

图片

英特尔将称为系统技术协同优化的概念视为摩尔定律的下一阶段。

在 IEDM 上,英特尔工程师将报告说,他们的3D 混合键合技术的密度比 2021 年报告的密度提高了十倍。连接密度的增加意味着更多的芯片功能可以分解到单独的小芯片上,从而提供更多潜力使用 STCO 改善结果。采用这项新技术,混合键距(即互连之间的距离)仅为 3 微米。这样,更多的缓存可以从处理器内核中分离出来。根据 Kelleher 的说法,将键距减小到 2 微米到 100 纳米之间可能意味着能够开始分离今天必须在同一块硅片上的逻辑功能。

通过分解功能来优化系统的动力正在对未来的半导体制造工艺产生影响。未来的半导体工艺技术必须应对 3D 封装环境的热应力。但互连技术可能会看到最大的变化。Kelleher 表示,英特尔有望在 2024 年推出一项名为 PowerVia(更笼统地说是背面供电)的技术。PowerVia 将芯片的供电网络移至硅片下方,从而减小逻辑单元的尺寸并降低功耗。但它也“在我们可以做什么以及如何在封装中互连方面为我们提供了不同的机会,”Kelleher 说。

图片

系统技术协同优化 (STCO) 通过考虑从软件到过程技术的所有方面来优化计算机系统的更多部分。

Kelleher 强调,STCO 仍处于起步阶段。电子设计自动化 (EDA) 工具已经解决了 STCO 的前身设计技术协同优化 (DTCO) 问题,后者侧重于逻辑单元级和功能块级优化。“但一些 EDA 工具供应商已经在着手解决这个问题,”她说。“展望未来,重点将放在有助于实现 STCO 的方法和工具上。”

随着 STCO 的发展,设备工程师可能不得不与它一起发展。“一般来说,工程师需要继续掌握他们的设备知识,但也开始了解他们的技术和设备的用例,”Kelleher 说。“随着我们进入更多的 STCO 世界,将需要更多的跨学科技能。”

英特尔的路线图

Kelleher 还更新了英特尔的路线图,将其与摩尔定律的进展以及自第一个晶体管发明以来设备的发展联系起来。Kelleher 表示,从不到两年前英特尔宣布其新的制造路线图开始,事情就步入正轨。但她确实填写了一些处理器将与新技术一起亮相的细节。

图片

英特尔正按计划制定其工艺技术路线图。

英特尔 20A 定于 2024 年上半年投入生产,仍然是技术上的重大飞跃。它同时引入了一种新的晶体管架构——RibbonFET(通常称为环栅或纳米片晶体管)和 PowerVia 背面功率传输。当被问及所涉及的风险时,凯莱赫解释了该策略。

“他们不必立即完成,但我们看到转向 PowerVia 以启用 [RibbonFET] 技术的显着好处,”她说。她解释说,开发是并行进行的,以减少延误的风险。英特尔正在使用 FinFET(当今使用的晶体管架构)和 PowerVia 运行测试过程。“这一直非常成功,它使我们能够加快我们的开发工作,”她说。

未来的晶体管

Kelleher 的演讲正值IEEE 电子设备协会庆祝晶体管发明 75 周年之际。在IEEE Spectrum,我们向专家询问了晶体管在 2047 年 100 岁生日时会是什么样子。Kelleher 考虑了晶体管技术的长寿命,指出平面晶体管设计从 1960 年持续到 2010 年左右,其继任者 FinFET 仍然很强大。“现在我们将转向 RibbonFET,它可能会再持续 20 多年……所以我预计我们将会出现堆叠式 RibbonFET,”她建议道。[英特尔工程师在2022 年 12 月出版的IEEE Spectrum中描述了该技术.] 然而,到那时,带状物可能由 2D 半导体而不是硅制成。

以上内容搬运自-半导体行业观察

深圳市祎芯电子有限公司

  • 联系人:

    谢小姐

  • 在线QQ:

  • 微信号:

    xmz15367825004

  • 手机:

    13786544890

  • 电话:

    15367825004

  • 地址:

    深圳市龙岗区坂田街道马安堂社区环城南路5号坂田国际中心C栋五层C2栋533